筆試題（電路方面）

一.選擇題

　　1.降低NMOS的開啟電壓VT的方法，哪種無效?

　　A.減少襯底的P型摻雜濃度

　　B.減少氧化層厚度

　　C.增加源漏極的N型摻雜濃度

　　D.減少溝道長度

　　2.IO PAD 的設計，一般不�？紤]的因素

　　A.ESD特性

　　B.驅動能力

　　C.施密特觸發(fā)器

　　D.襯偏效應

　　3.邏輯電路低功耗設計中，無效的方法

　　A.采用慢速設計

　　B.減少信號翻轉

　　C.減少IC面積

　　D.采用較慢速的'時鐘。

　　二.問答題

　　1.寫出序列探測器“11000”的RTL代碼。

　　2.分析一個CMOS電路的邏輯功能(同或門)。

　　3.分析一鯟MOS電路的邏輯功能(三態(tài)門)。

　　4.畫出全加器的CMOS電路，說明延時的估算方法。

　　5.A,B為兩個時鐘，頻率差最小為1/8。如果A的頻率高，C="0";否則C="1";編程實現(xiàn)。

　　6.編程實現(xiàn)FIR濾波器，系數(shù)為C0,C1,C2,C3,C2,C1,C0。輸入DI，輸出DO。系數(shù)和DI均為8比特。

　　7.一個圓盤，一半黑，一半白。有兩個探測器，用1表示白，0表示黑。設計一個電路，可以探測出圓盤是順時針轉動還是逆時針轉動。

【筆試題（電路方面）】相關文章：

數(shù)字電路筆試題03-31

360筆試題目07-11

最全數(shù)字電路筆試題目07-19

常見的數(shù)字電路筆試題合集12-26

常見的數(shù)字電路筆試題目10-30

康佳電路設計師筆試題08-29

桂林銀行筆試題筆經(jīng)07-20

網(wǎng)絡安全方面的筆試題12-02

東方紅�？萍济嬖囶}軟件測試方面筆試題目12-06

網(wǎng)絡安全方面的筆試題目12-03