視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計(jì)

摘要：以黑白四畫面處理為例，介紹了視頻監(jiān)控系統(tǒng)中基于FPGA器件和單片機(jī)的多畫面處理器的設(shè)計(jì)方法，簡述了FPGA器件XCS05XL的特點(diǎn)和工作原理，討論了單片機(jī)μPD78F0034與I2C總線存儲器X24C16的接口方法以及用μPD6453疊加字符的基本方法，同時(shí)概述了使用幀存儲器AL422應(yīng)注意的幾個問題。

近年來，隨著視頻監(jiān)控系統(tǒng)在各個領(lǐng)域的廣泛應(yīng)用，作為視頻監(jiān)近系統(tǒng)組成之一的多畫面處理器的應(yīng)用也愈來愈普遍。如使用一臺九畫面處理器，則可在一臺監(jiān)視器上同時(shí)監(jiān)控9個目標(biāo)，只需使用一臺錄像機(jī)便可對9路視頻信號同時(shí)實(shí)時(shí)錄像。目前多畫面處理器有黑白/彩色四、九、十六畫面處理器等6種類型。一般說來，多畫面處理器除了有畫面分割功能外，還須有視頻信號切換及報(bào)警功能。視頻信號功換功能是指多畫面處理器有一路視頻輸出是輸入視頻信號或畫面分割信號的順序切換，且切換時(shí)間可調(diào)；報(bào)警功能是指多畫面處理器能輸入、輸出報(bào)警信號，報(bào)警時(shí)相應(yīng)的畫面上疊加有報(bào)警信息，并將報(bào)警信息存儲起來以便日后查閱。設(shè)計(jì)多畫面處理器可使用專用DSP芯片，這樣雖然滿足了速度要求，但開發(fā)周期較長，產(chǎn)品的調(diào)試、修改及升級比較困難，成本較高。由于FPGA（即現(xiàn)場可編程門陣列）器件具有集成度高、體積小、功耗低、設(shè)計(jì)靈活且價(jià)格較低，有快速高效的開發(fā)平臺，可加快開發(fā)周期等優(yōu)勢，因此目前多畫面處理器的設(shè)計(jì)基本上采用FPGA作為其中的視頻信號處理器件。由于FPGA的功能由其內(nèi)部的編程數(shù)據(jù)確定，編程數(shù)據(jù)的裝載方法之一是上電后由單片機(jī)實(shí)現(xiàn)，因此多畫面處理器含有單片機(jī)。一方面利用單片機(jī)在上電后將FPGA所需的編程數(shù)據(jù)寫入FPGA中，另一方面視頻信號的切換、字符疊加及報(bào)警信息的處理也由單片機(jī)來完成。下面具體介紹基于FPGA器件和單片機(jī)的黑白四畫面處理器的設(shè)計(jì)方法。

1 黑白四畫面處理器的組成及主要功能

1.1 黑白四畫面處理器的組成

黑白四畫面處理器的方框圖如圖1所示。由圖1可知，該多畫面處理器以FPGA器件和單片機(jī)為核心，外加A/D、D/A、幀存儲器、串行存儲器、串行時(shí)鐘和字符疊加等輔助芯片組成。

1.2黑白四畫面處理器的主要功能

該四畫面處理器主要功能如下：

·視頻格式為CCIR模式，即視頻信號的場頻為50Hz；

·雙工操作（在錄像的同時(shí)可進(jìn)行回放），菜單設(shè)定；

·全屏顯示時(shí)象素為1024×512,256個灰度等級；

·4路CVBS輸入及1路錄像輸入；

·1路全畫面與四分割切換輸出，1路錄像輸出（固定四分割）；

·切換時(shí)間可調(diào)，范圍為1～255s。

·畫面上可疊加時(shí)間日期，且位置可調(diào)整；

·有報(bào)警輸入輸出功能，報(bào)警復(fù)位時(shí)間的可調(diào)范圍為1～300s；

·有視頻信號丟失報(bào)警功能，報(bào)警時(shí)對應(yīng)的畫面上有文字顯示。

2 各部分電路的結(jié)構(gòu)及工作原理

2.1 輸入緩沖及A/D轉(zhuǎn)換

該部分電路的主要功能是將輸入的模擬視頻信號轉(zhuǎn)換成數(shù)字視頻信號供FPGA器件處理，其方框圖如圖2所示。4路視頻信號經(jīng)過受FPGA控制的模擬多路選擇器后，輸出2路視頻信號，經(jīng)過緩沖放大后送到受FPGA控制的模擬開關(guān)；然后再輸出給A/D，2路視頻信號需要2片A/D芯片。A/D芯片選TLC5510，該芯片是一種分辨率為8位、20MSPS（20兆采樣點(diǎn)/秒）的CMOS模/數(shù)轉(zhuǎn)換器。在FPGA的控制下，TLC5510將輸入的模擬視頻信號轉(zhuǎn)換成數(shù)字視頻誤，然后送往幀存儲器。

2.2 幀存儲器

幀存儲器選AVERLOGIC公司的AL422，共需要2片。AL422是存儲量為384KB×8Bits的FIFO（First In First Out）DRAM，它支持VGA、CCIR、NTSC、PAL和HDTV分辨率，具有獨(dú)立的讀/寫操作及輸出使能控制；存儲時(shí)間為15ns的高速異步串行存取，可在5V或3.3V電源電壓下工作，標(biāo)準(zhǔn)的28腳SOP封裝。

2.3 FPGA器件

FPGA是本設(shè)計(jì)的核心，與傳統(tǒng)邏輯電路和門陣列相比具有不同的結(jié)構(gòu)。FPGA利用小型查找表（16×1RAM）來實(shí)現(xiàn)組合邏輯，每個查找表連接到一個D觸發(fā)器的輸入端，D觸發(fā)器再來驅(qū)動其它邏輯或驅(qū)I/O。這些模塊利用金屬連線互相連接或連接到I/O模塊。FPGA通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實(shí)現(xiàn)其FPGA通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實(shí)現(xiàn)其邏輯，存儲在存儲單元中值決定了FPGA實(shí)現(xiàn)的功能；FPGA的這種結(jié)構(gòu)允許無限次的重新編程。由此可見，用FPGA設(shè)計(jì)的產(chǎn)品調(diào)試修改及升級均很容易，且具有很大的靈活性。目前FPGA的種類很多，在本設(shè)計(jì)中選用Spartan系列的XCS05XL。該芯片是Xilinx公司推出的低價(jià)格、高性能的FPGA，其主要特點(diǎn)如下：

·系統(tǒng)門的數(shù)目達(dá)到了5000，Logic cell數(shù)目達(dá)到了238，系統(tǒng)資源豐富；

·具備片上可編程分布式RAM，最多可編程的RAM達(dá)3200bit；

·分布式算術(shù)邏輯單元，支持分布式DSP運(yùn)算；

·靈活的高速時(shí)鐘網(wǎng)絡(luò)，內(nèi)部三態(tài)總線；工作電壓為3.3V。

有關(guān)XCS05XL的詳細(xì)資料請參閱參考文獻(xiàn)[1]。

FPGA的編程數(shù)據(jù)存儲在單片機(jī)的FLASH ROM里。每次上電后單片機(jī)將編程數(shù)據(jù)裝入XCS05XL，編程模式選從串模式，因而其22腳（M1）和24腳（M0）懸空。編程數(shù)據(jù)裝入后，XCS05XL的邏輯功能就確定了；XCS05XL控制視頻信號的輸入及A/D轉(zhuǎn)換，在其內(nèi)部將每路視頻信號壓縮為原來的1/2，同時(shí)在單片機(jī)的控制下給每路疊加時(shí)間、日期、通道數(shù)字字符信息，然后將壓縮的四路視頻信號合成為

【視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計(jì)】相關(guān)文章：

視頻監(jiān)控系統(tǒng)中的字符疊加設(shè)計(jì)03-18

基于SOPC的遠(yuǎn)程視頻圖像監(jiān)控系統(tǒng)的設(shè)計(jì)03-07

物流企業(yè)網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)03-21

OSD技術(shù)在ATM數(shù)字視頻監(jiān)控系統(tǒng)中的應(yīng)用03-18

機(jī)車視頻監(jiān)控系統(tǒng)的研究與實(shí)現(xiàn)03-07

數(shù)字視頻局域網(wǎng)監(jiān)控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)03-18

視頻監(jiān)控系統(tǒng)―視頻捕獲和傳輸模塊VC++03-08

基于全局運(yùn)動估計(jì)的視頻圖像拼接在監(jiān)控系統(tǒng)中的應(yīng)用03-18

基于DIRECTSHOW技術(shù)的MPEG4編碼IP視頻監(jiān)控系統(tǒng)的設(shè)計(jì)03-07