高精度時鐘芯片SD2001E及其應用

摘要：介紹一種內置晶振、充電電池、串行NVRAM的高精度和免調校實時時鐘芯片SD2001E。由該芯片構成的時鐘電路具有精度高、外圍電路和接口電路簡單的特點。文中詳細描述芯片的主要特性、引腳說明及其工作原理，給出在嵌入式系統(tǒng)中的應用方法、硬件接口電路及應用程序。

實時時鐘電路在以單片機為核心構成的智能儀器儀表、測控系統(tǒng)、工業(yè)控制等領域有著廣泛的應用，但現有的時鐘電路存在著外圍電路（如需外接晶振、電池）和接口電路（并行接口）復雜、功能單一等缺點。SD2001E則是在內部集成了實時時鐘電路、串行非易失性SRAM、可充電電池、晶振及電池管理電路的新型實時時鐘芯片。該芯片與單片機的接口電路采用工業(yè)標準I2C總線，從而簡化了接口電路設計。利用該芯片無需擴展任何外圍元件，即可構成一個高精度實時時鐘及具有256Kb非易失性SRAM的數據存儲電路。

1 主要特性及引腳說明

SD2001E時鐘芯片的主要特性如下：

*年、月、日、星期、時、分、秒的BCD碼輸入/輸出；

*I2C總線接口（包括實時時鐘部分和SRAM部分）；

*自動日歷到2099年（包括閏年自動換算功能）；

*內置晶振，出廠前已對時鐘進行校準，保證精度為±4×10 -6，即時鐘年誤差小于2min；

*低功耗，典型值為1.0μA（VDD=3.5V）；

*工作電壓為3.0～5.5V（其中NVRAM在4.5～5.5V工作）；

*可設置的兩路鬧鐘輸出及32 768Hz～1Hz的方波信號輸出；

*可設置的每分鐘固定中斷輸出或選定頻率固定中斷輸出；

*內置充電電路和充電電池，充滿一次可保持內部時鐘走時時間超過1年以上，可滿充電次數達200次；

*內置電源管理電路，當VDD≥3.0V，內部電池不耗電；

*內置穩(wěn)定電路及電池掉電檢測電路；

*內置256Kb的非易失性SRAM，其擦寫次數為100億次，且沒有內部寫延時。

SD2001E采用24腳DIP封裝形式。各引腳的功能如表1所列，其外形及引腳排列如圖1所示。

表1 SD2001E引腳說明

引腳號標 廖功 能特 征3TEST測試內部電池電壓檢測4ON/OFF打開/關閉SRAM，接低電平為打開SRAM，接高電平時關閉此功能引腳主要用來降低芯片整體功耗10～12GND接地　13SCL串行時鐘輸入腳CMOS輸入（與VDD間無保護二極管）14VOUT3.3V穩(wěn)壓輸出腳，當VDD≥3.4V時有效可供電流≤30mA，電壓精度3.3（1±0.02）V15SDA串行數據輸入/輸出腳N溝道開路輸出（與VDD間無保護二極管）CMOS輸入1、2、22
16～18、5～9NC空引腳　19INT1報警中斷1輸出腳，根據中斷寄存器與狀態(tài)寄存器來設置其工作的模式，當定時時間到達時輸出低電平或時鐘信號。它可通過重寫狀態(tài)寄存器來禁止N溝道開路輸出（與VDD端之間無保護二極管）20SDAESRAM串行數據輸入/輸出腳開路輸出21SCLESRAM串行數據時鐘腳CMOS輸入23INT2報警中斷2輸出腳，同INT1　24VDD正電源　

2 工作原理

SD2001E內部包括實時時鐘與NVRAM兩部分，內部原理框圖如圖2所示。

2.1 實時時鐘

SD2001E實時時鐘是基于I2C總線的器件，故對該器件的操作必須嚴格遵守總線時序。當CPU發(fā)出起始條件，建立與實時時鐘連接后，CPU通過SDA總線連續(xù)輸出4位器件地址、3位操作指令和1位讀/寫指令，其格式如下：

DB7DB6DB5DB5DB3DB2DB1DB00110C2C1C0R/W

實時時鐘器件的地址固定為“0110”，接下來的3位操作指令構成了對實時時鐘部分的8條操作指令，具體指令含義如表2所列。

表2 SD2001E實時時鐘指令表

C2C1C0操 作ACK數目000復位00（年），01（月）有，01（天），0（星期）00（分），00（秒）1001狀態(tài)寄存器存取2010實時數據1（從年數據開始）存取8011實時數據2（從小時數據開始）存取4100頻率事件設置1（INT1腳）3101頻率事件2（INT1腳）3110測試模式開始111

【高精度時鐘芯片SDE及其應用】相關文章：

FPGA芯片APA150及其應用03-18

PCI接口芯片s5935及其應用03-19

電力載波芯片ST7538及其應用03-18

高精度鋰電池監(jiān)測芯片DS2762的原理及應用03-18

Neuron多處理器芯片及其應用03-18

USB總線接口芯片CH371及其應用03-18

高精度AD轉換器LTC1606及其應用03-18

會議芯片M34116及其在專網通信中的應用03-19

PowerPC和Dallas的時鐘芯片接口設計03-18